Hỏi / Đáp Theo đuổi khả năng ép xung bộ nhớ cực đại trên bo mạch AM5 - 2 so với 4 khe cắm?

[Darryl_Fallon_222]

Tôi đang tìm thứ gì đó có độ trễ bộ nhớ tối thiểu và băng thông tối đa trên Zen5.

Mặc dù điểm ngọt thông thường là khoảng 6000-6400MHz ở tỷ lệ 1:1, tôi đang tìm khả năng chạy nó ở 8000-8400 MHz ở tỷ lệ 2:1.

Đây là mức cao nhất trong phạm vi MEMC hiện tại trong Zen5, nhưng có thể thực hiện được.

Tôi đang xem xét phân khúc tiết kiệm của MoBo có thể đạt được mức này và cũng có VRM chắc chắn để ép xung CPU vừa phải khi làm việc 24/7 và tự hỏi liệu việc chỉ có 2 khe cắm RAM và các đường ngắn hơn có cải thiện chất lượng tín hiệu (như trên bo mạch mini-ITX và bo mạch uATX hiếm) ở phân khúc cao cấp không?

Tôi biết rằng chỉ có 2 khe cắm RAM KHÔNG giống như chỉ sử dụng 2 trong số 4 khe cắm trên bo mạch ATX, nhưng tôi tự hỏi liệu điều đó có tạo ra nhiều sự khác biệt không.

Có ai có kinh nghiệm và sẵn sàng chia sẻ không?

 

[QyInvoLing]

Tùy thuộc.
B650i ultra của Giga là bo mạch chủ ITX chỉ có 2 khe cắm bộ nhớ, nhưng khả năng ép xung bộ nhớ của nó kém hơn nhiều so với mong đợi.

 

[CountMike]

Tôi đang tìm thứ gì đó có độ trễ bộ nhớ tối thiểu và băng thông tối đa trên Zen5.

Mặc dù điểm ngọt thông thường là khoảng 6000-6400MHz ở tỷ lệ 1:1, tôi đang tìm khả năng chạy nó ở 8000-8400 MHz ở tỷ lệ 2:1.

Đây là mức cao nhất trong phạm vi MEMC hiện tại trong Zen5, nhưng có thể thực hiện được.

Tôi đang xem xét phân khúc giá rẻ của MoBo có thể đạt được mức này và cũng có VRM vững chắc cho CPU vừa phải OC để làm việc 24/7 và tự hỏi liệu việc chỉ có 2 khe cắm RAM và các đường ngắn hơn có cải thiện chất lượng tín hiệu (như được tìm thấy trên bo mạch mini-ITX và uATX hiếm) ở mức cao cấp không?

Tôi biết rằng chỉ có 2 khe cắm RAM KHÔNG giống như chỉ sử dụng 2 trong số 4 trên bo mạch ATX, nhưng tôi tự hỏi liệu nó có tạo ra sự khác biệt lớn như thế nào.

Có ai có kinh nghiệm và sẵn sàng chia sẻ không?

Đối với việc ép xung RAM cực độ (ví dụ như để theo dõi các kỷ lục), chỉ cần sử dụng một thanh RAM trong khe cắm chính để có tải ít nhất lên IMC trong bộ xử lý.
Để OC có điểm hiệu suất tốt nhất, cần có 2 thanh vì hiệu suất tốt hơn ở chế độ kênh bộ nhớ kép. Điều đó chỉ đặt tải lên một trong 2 bộ điều khiển bộ nhớ IMC trong CPU tiêu dùng chính thống. Sử dụng nhiều thanh hơn (thậm chí là 3) sẽ đặt nhiều tải hơn lên IMC nên nó cần điện áp cao hơn và có thể quá nhiệt và thông lượng thấp hơn
Sự khác biệt giữa 2 hoặc 4 khe cắm bộ nhớ. rất nhỏ và không có vai trò gì trong quá trình sử dụng bình thường. Nửa inch dấu vết thực tế không là gì cả. Đó là kinh nghiệm OC hơn 30 năm của tôi.
Về OC CPU, nó phụ thuộc nhiều vào bản thân CPU và VRM trên MB cụ thể nhưng xu hướng của các thế hệ CPU mới nhất là đã tích hợp sẵn tần số an toàn tốt nhất có thể trong vi mã, chỉ cần thực hiện các thiết lập phù hợp trong BIOS để kích hoạt chúng hoàn toàn. Ngay cả nhiệt độ cũng được phép tăng lên để đạt được hiệu ứng đó. OC cổ điển, lỗi thời sẽ không mang lại nhiều hoặc bất kỳ lợi ích nào và không được khuyến khích vì nó có thể gây ra sự mất ổn định và nguy hiểm do quá nhiệt.
Ps. bất kỳ tỷ lệ nào khác ngoài 1:1:1 đều có thể mang lại hiệu suất thực tế thấp hơn nên việc theo đuổi các kỷ lục tần số có thể là lý do duy nhất để thử các tần số cực đại như vậy.

 

[Darryl_Fallon_222]

Tôi không nghĩ vậy. Sự khác biệt không chỉ nằm ở tải đường truyền. Sự có mặt/vắng mặt của mô-đun cũng ảnh hưởng đến sự truyền tín hiệu (= phản xạ tín hiệu) v.v. Không phải vô cớ mà người ta phải sử dụng cặp khe cắm cụ thể chỉ với 2 thanh.

Người ta đều biết rằng các mô-đun một hạng thường có xung nhịp cao hơn (tất cả các yếu tố khác đều như nhau) so với các mô-đun hạng kép và trong 2DPC (hai DIMM trên mỗi kênh), các mô-đun hạng đơn hoạt động tốt hơn nhiều so với các mô-đun hạng kép.

Tỷ lệ WRT, nói một cách nghiêm ngặt thì không có tỷ lệ 1:1:1. Golden knee cho ZEn5 là ở memclkl 3000 Mhz (=6000Mt/s DDR), IF CLK 2000 MHz.
Vì vậy, ở trạng thái chẵn lẻ, memclk bằng 150% IF clk.

Nếu một người bật chế độ bánh răng 2:1, điều đó chỉ ảnh hưởng đến tốc độ phát lệnh (không phải tốc độ truyền), vì vậy với độ trễ chu kỳ chẵn (ví dụ 30 chu kỳ), không có gì là nhiều ở đầu đó.
Nhưng ở memclk 4000 MHz (= 8000 Mt/s DDR) và IF clk 2000 MHz, người ta sẽ có tỷ lệ số nguyên tròn đẹp 2:1 thậm chí còn đẹp hơn 1,5:1 trước đó và không có mất thời gian bất đồng bộ.
Vì vậy, người ta có thêm 33% băng thông với độ trễ ít hơn. Thắng-thắng cho tất cả mọi người.

Nếu người ta có thể kéo dài IF CLK lên 2133 MHz (điều kiện tiên quyết cho 6400 MHz ở chế độ bánh răng 1:1), điều này có nghĩa là 8400 MHz ở OC.

Nhưng để điều đó hoạt động, tôi cho rằng người ta sẽ cần các thanh 24GiB hạng đơn nhanh và MoBO có tính toàn vẹn tín hiệu tốt...