Hỏi / Đáp Nvidia, mỗi SM có bus dữ liệu bộ nhớ 32 bit độc lập không?

[80251]

Theo https://forums.developer.nvidia.com/t/what-is-cores-per-sm/29997/4 thì lõi Cuda là một phần của SM. Vậy SM có cung cấp MMU riêng lẻ qua bus dữ liệu bộ nhớ 32 bit cho các IC VRAM cụ thể không? Hay có một MMU độc lập truy cập tất cả VRAM cho các SM riêng lẻ bằng một số loại bus vòng hoặc vải vô cực? Trước đây tôi nghĩ mình đã đọc ở đâu đó rằng mỗi SM có bus dữ liệu bộ nhớ 32 bit độc lập của riêng nó.

 

[Eximo]

Từ một số tìm kiếm nhanh, loại? Chắc chắn là một bus dữ liệu 32 bit cho mỗi SM (128 lõi), nhưng có vẻ như MMU được ảo hóa cho phép tất cả chúng chia sẻ tổng bộ nhớ. Tôi không rõ cách thức hoạt động 'về mặt vật lý' của nó.

https://images.nvidia.cn/aem-dam/So...ell/nvidia-rtx-blackwell-gpu-architecture.pdf

 

[80251]

Cảm ơn Eximo, câu trả lời của bạn gợi ra nhiều câu hỏi như câu trả lời của nó. Có thể mỗi SM có MMU riêng và chúng giao tiếp với nhau qua một loại bus nào đó? Có thể nếu mỗi SM MMU riêng lẻ kiểm soát một không gian địa chỉ cụ thể thì nếu một SM MMU khác cần dữ liệu từ không gian địa chỉ đó, nó sẽ biết SM MMU nào cần gửi yêu cầu của mình? Trong trường hợp đó, card màn hình sẽ là thiết bị NUMA mặc dù thực tế là tất cả các SM đều nằm trên cùng một khuôn? Bộ nhớ đệm L2 có dành riêng cho từng SM không?
Các dạng sóng cho xung nhịp của bộ nhớ GDDR6x và GDDR7 thật tuyệt vời khi nhìn thấy -- vượt xa các chốt kích hoạt cạnh hoặc nhạy cảm với mức.

 

[Eximo]

Bộ nhớ đệm Lv0 và Lv1 nằm trên SM, và nhóm bộ nhớ đệm L2 lớn phải được chia sẻ.
Nếu mỗi góc phần tư của SM có thể bơm ra 32 luồng mỗi xung nhịp, có lẽ có một bus nội bộ giữa chúng? Họ không thực sự đi sâu vào chi tiết về khả năng của các khối Load/Store hoặc các Đơn vị chức năng đặc biệt. Tuy nhiên, điều đó có thể có trong các sách trắng cũ hơn.
Các đơn vị LoadStore có thể chứa đủ dữ liệu trong khi chờ bus giữa các shader rảnh để truyền, nhưng tôi chắc chắn rằng sơ đồ khối vẫn chưa nói rõ nhiều điều.

 

[80251]

@Eximo, tôi nhận thấy khi bạn có thể trực tiếp mod Nvidia vBIOS cho Maxwell thì có bốn xung nhịp (ngoài tần số VRAM) mà bạn có thể sửa đổi: PC=core clock L2C= cache XBAR= crossbar SYS=system. Bốn miền tần số này vẫn còn hiện diện trên GPU Nvidia hiện đại không?
Nếu có một bộ đệm L2 dùng chung cho tất cả SM thì điều đó không đòi hỏi một MMU sao? Tôi không nghĩ bạn có thể có một bộ đệm mà không có MMU vì có thứ gì đó phải theo dõi các địa chỉ RAM được yêu cầu để xác định xem có bộ đệm hit/miss không.

 

[Eximo]

Tôi không thấy lý do tại sao họ lại không làm vậy, nhưng vì Nvidia đã khóa chỉnh sửa BIOS chỉ cho các công cụ trực tuyến, nên thực sự không phải là thứ tôi đã đào sâu vào. Tôi thường xuyên ép xung GPU của mình hơn những ngày này, có thể đạt được hiệu suất 95% từ 80% công suất. Thời Maxwell, tôi không cần ép xung nhiều, tôi đã chạy dual 980, tôi nghĩ tôi chỉ điều chỉnh bộ nhớ.

Có đề cập đến trong kiến trúc cho Blackwell là một MMU ảo hóa. Không thực sự chắc chắn nó sẽ nằm ở đâu, nhưng tôi cho rằng nó có thể tiếp cận mọi thứ, nếu không thì nó sẽ quản lý mọi thứ như thế nào.