AMD xác nhận CPU EPYC Venice “Zen 6” thế hệ tiếp theo với 256 lõi vào năm 2026, CPU EPYC Verano “Zen 7” và GPU Instinct MI500 vào năm 2027

[theanh]

AMD đã xác nhận các dòng sản phẩm thế hệ tiếp theo của mình, bao gồm EPYC Venice dựa trên Zen 6, EPYC Verano dựa trên Zen 7 và dòng Instinct MI500.

AMD EPYC Venice với Zen 6 vào năm 2026 và EPYC Verano thế hệ tiếp theo với Zen 7 vào năm 2027, lên đến 256 lõi vào năm tới với dòng Instinct MI500 cho giá đỡ thế hệ tiếp theo vào năm 2027​

Kết thúc bài phát biểu quan trọng về Advancing AI, AMD đã xác nhận các dòng sản phẩm EPYC và Instinct thế hệ tiếp theo.

Trong bài phát biểu quan trọng của mình, AMD đã xác nhận rằng vào năm tới, họ sẽ giới thiệu dòng Instinct MI400, mang đến hiệu suất tăng gấp 10 lần so với dòng MI350 vừa ra mắt hôm nay. Công ty cũng đang công bố một số chi tiết chính của dòng sản phẩm EPYC thế hệ tiếp theo, có tên mã là "Venice".Dòng sản phẩm này sẽ kết hợp kiến trúc Zen 6 hoàn toàn mới ra mắt vào năm sau và có tới 256 lõi.

Dựa trên các báo cáo trước đây, CPU EPYC Venice thế hệ thứ 6 của AMD sẽ có hai phiên bản, giống như các sản phẩm Zen 5 và Zen 4, một biến thể Zen 6 tiêu chuẩn và một biến thể Zen 6C dày đặc hơn. Những biến thể này sẽ được trang bị trong các socket SP7 và SP8, trong đó socket trước là giải pháp cao cấp hơn trong khi socket sau hướng đến các giải pháp máy chủ cấp thấp. Nền tảng này sẽ đi kèm với cả 16 & Hỗ trợ bộ nhớ 12 kênh.

Về số lượng lõi, CPU AMD EPYC 9006 "Venice" sẽ có tới 96 lõi và 192 luồng với tối đa 8 CCD trong cấu hình cổ điển, trong khi các biến thể Zen 6C sẽ mở rộng lên tới 256 lõi và 512 luồng.

• EPYC 9006 "Venice" với Zen 6C: 256 lõi / 512 luồng / Tối đa 8 CCD
• EPYC 9005 "Turin" với Zen 5C: 192 Lõi / 384 Luồng / Tối đa 12 CCD
• EPYC 9006 "Venice" với Zen 5: 96 Lõi / 192 Luồng / Tối đa 8 CCD
• EPYC 9005 "Turin" với Zen 5: 96 Lõi / 192 Luồng / Tối đa 16 CCD

Các chip sẽ được chế tạo trên nút quy trình 2nm của TSMC và cung cấp băng thông CPU-to-GPU lên đến gấp đôi với mức tăng hiệu suất thế hệ này so với thế hệ khác là 70% và băng thông bộ nhớ lên đến 1,6 TB/giây. CPU AMD EPYC Venice, dòng Instinct MI400 và FPGA Vulcano sẽ được đóng gói trong giá đỡ trung tâm dữ liệu Helios vào năm 2026.

Vào năm 2027, AMD sẽ giới thiệu CPU EPYC Verano thế hệ tiếp theo và dòng Instinct MI500. CPU EPYC Verano có thể sẽ sử dụng phiên bản nâng cấp của Zen 6 hoặc kiến trúc lõi Zen 7 thế hệ tiếp theo vì AMD đang chuyển sang nhịp độ hàng năm, vì vậy chúng ta sẽ thấy các bản cập nhật trên mặt trận trung tâm dữ liệu và AI với tốc độ rất nhanh, tương tự như những gì NVIDIA đang làm hiện nay với một tiêu chuẩn và một sản phẩm "Siêu". Những sản phẩm này sẽ được sử dụng để cung cấp năng lượng cho giá đỡ AI thế hệ tiếp theo và sẽ mang lại sự cải thiện đột phá về hiệu suất tổng thể.

Các dòng CPU AMD EPYC:​

Họ	AMD EPYC Verano	AMD EPYC Venice	AMD EPYC Turin-X	AMD EPYC Turin-Dense	AMD EPYC Turin	AMD EPYC Siena	AMD EPYC Bergamo	AMD EPYC Genoa-X	AMD EPYC Genoa	AMD EPYC Milan-X	AMD EPYC Milan	AMD EPYC Rome	AMD EPYC Naples
Thương hiệu gia đình	EPYC 9007	EPYC 9006	EPYC 9005	EPYC 9005	EPYC 9005	EPYC 8004	EPYC 9004	EPYC 9004	EPYC 9004	EPYC 7004	EPYC 7003	EPYC 7002	EPYC 7001
Ra mắt gia đình	2027	2026	2025	2025	2024	2023	2023	2023	2022	2022	2021	2019	2017
Kiến trúc CPU	Zen 7	Thiền 6	Thiền 5	Thiền 5C	Thiền 5	Thiền 4	Thiền 4C	Bộ nhớ đệm V của Zen 4	Thiền 4	Thiền 3	Thiền 3	Thiền 2	Thiền 1
Nút quy trình	TBD	TSMC 2nm	TSMC 4nm	TSMC 3nm	TSMC 4nm	TSMC 5nm	TSMC 4nm	TSMC 5nm	TSMC 5nm	TSMC 7nm	TSMC 7nm	TSMC 7nm	GloFo 14nm
Tên nền tảng	TBD	SP7	SP5	SP5	SP5	SP6	SP5	SP5	SP5	SP3	SP3	SP3	SP3
Ổ cắm	TBD	TBD	LGA 6096 (SP5)	LGA 6096 (SP5)	LGA 6096	LGA 4844	LGA 6096	LGA 6096	LGA 6096	LGA 4094	LGA 4094	LGA 4094	LGA 4094
Số lượng lõi tối đa	TBD	96	128	192	128	64	128	96	96	64	64	64	32
Số luồng tối đa	TBD	192	256	384	256	128	256	192	192	128	128	128	64
Bộ nhớ đệm L3 tối đa	TBD	TBD	1536 MB	384 MB	384 MB	256 MB	256 MB	1152 MB	384 MB	768 MB	256 MB	256 MB	64 MB
Thiết kế Chiplet	TBD	8 CCD (1 CCX trên mỗi CCD) + 2 IOD?	16 CCD (1CCX trên mỗi CCD) + 1 IOD	12 CCD (1CCX trên mỗi CCD) + 1 IOD	16 CCD (1CCX trên mỗi CCD) + 1 IOD	8 CCD (1CCX trên mỗi CCD) + 1 IOD	12 CCD (1 CCX trên mỗi CCD) + 1 IOD	12 CCD (1 CCX trên mỗi CCD) + 1 IOD	12 CCD (1 CCX trên mỗi CCD) + 1 IOD	8 CCD (1 CCX trên mỗi CCD) + 1 IOD	8 CCD (1 CCX trên mỗi CCD) + 1 IOD	8 CCD (2 CCX trên mỗi CCD) + 1 IOD	4 CCD (2 CCX trên mỗi CCD)
Hỗ trợ bộ nhớ	TBD	DDR5-XXXX?	DDR5-6000?	DDR5-6400	DDR5-6400	DDR5-5200	DDR5-5600	DDR5-4800	DDR5-4800	DDR4-3200	DDR4-3200	DDR4-3200	DDR4-2666
Kênh bộ nhớ	TBD	16 kênh (SP7)	12 kênh (SP5)	12 kênh	12 kênh	6 kênh	12 kênh	12 kênh	12 kênh	8 kênh	8 kênh	8 kênh	8 kênh
Hỗ trợ PCIe Gen	TBD	TBD	TBD	128 PCIe Gen 5	128 PCIe Gen 5	96 Gen 5	128 Gen 5	128 Gen 5	128 Gen 5	128 Gen 4	128 Gen 4	128 Gen 4	64 Gen 3
TDP (Tối đa)	TBD	~600W	500W (cTDP 600W)	500W (cTDP 450-500W)	400W (cDP 320-400W)	70-225W	320W (cTDP 400W)	400W	400W	280W	280W	280W	200W