Nền tảng SP7 & SP8 của AMD dành cho CPU EPYC "Venice" & "Verano" sắp ra mắt đã được mô tả chi tiết và có hỗ trợ DDR5 & PCIe 6.0 nhanh.
Bắt đầu với nền tảng SP7, có vẻ như AMD đang đi đầu với hỗ trợ DRAM DDR5 lên đến 16 kênh, có tới 8000 MT/giây ECC và 12.800 MT/giây MRDIMM trong cấu hình 1DPC. Nó cũng sẽ đi kèm với hỗ trợ cho các bộ nhớ xen kẽ 1, 4, 8, 16 và 16 kênh, và các loại bộ nhớ được nền tảng hỗ trợ sẽ được mở rộng với các giải pháp RDIMM, 3DS RDIMM, MRDIMM và Tall DIMM Dram.
Nguồn hình ảnh: Diễn đàn Baidu
Về phía I/O, nền tảng AMD SP7 sẽ giữ nguyên hỗ trợ 2P, tức là hai ổ cắm thế hệ tiếp theo cho mỗi bo mạch chủ và tối đa 128 làn PCIe Gen 6.0, cung cấp băng thông 64 Gbps cho mỗi làn. Nền tảng SP7 cũng sẽ cung cấp tối đa 16 làn PCIe Gen 4 "Tiền thưởng". Phiên bản "1P" ổ cắm đơn sẽ có tới 96 làn PCIe Gen 6.0 và 8 làn PCIe Gen 4 bổ sung. Nền tảng này cũng sẽ hỗ trợ SDCI hoặc Smart Data Cache Injection.
Tóm lại nền tảng, bạn sẽ nhận được những thông tin sau trên AMD's SP7:
Nguồn hình ảnh: Diễn đàn Baidu
Trong khi nền tảng SP7 dành cho thị trường doanh nghiệp cao cấp và trung tâm dữ liệu, SP8 sẽ đóng vai trò là giải pháp nền tảng cấp nhập cảnh trong khi vẫn hỗ trợ cho chip EPYC thế hệ tiếp theo. Nền tảng sẽ vẫn giữ nguyên khả năng tương thích bộ nhớ, nhưng ở cấu hình 8 kênh. Điều thú vị là SP8 sẽ cung cấp nhiều làn Gen 6.0 hơn so với SP7, với tối đa 192 làn PCIe Gen 6.0 trên nền tảng 2P và 128 làn PCIe Gen 6.0 trên nền tảng 1P.
Tóm lại nền tảng, bạn sẽ nhận được những thông tin sau trên SP8 của AMD:
Nguồn ảnh: Diễn đàn Baidu
Chúng ta cũng có cái nhìn thoáng qua về cách sắp xếp cấu hình CPU cho dòng thế hệ tiếp theo. Các chip Zen 6C hoặc Zen 6 Dense sẽ cung cấp tối đa 32 lõi cho mỗi CCD và có tổng cộng 8 CCD, do đó làm tròn thành con số 256 lõi mà AMD đã trình bày trong bài phát biểu quan trọng của mình. Mỗi CCD sẽ đóng gói 128 MB bộ nhớ đệm L3, tổng cộng là 1024 hoặc 1 GB bộ nhớ đệm L3 trên toàn bộ chip.
Ngoài ra còn có hai đế IO trên chip, mỗi đế có chức năng PCIe Gen 6.0 / CXL 3.1 và hỗ trợ bộ nhớ DDR5-8000 (thú vị là sơ đồ ở đây liệt kê tốc độ MRDIMM tối đa là 10.400 MT/giây so với 12.800 MT/giây được liệt kê ở trên), Gen4 Infinity Fabric và Bộ xử lý bảo mật.
Nguồn hình ảnh: Diễn đàn Baidu
CPU AMD EPYC "Venice" tiêu chuẩn dựa trên Zen cổ điển 6 lõi sẽ có 12 lõi cho mỗi CCD và sơ đồ cho thấy tám CCD có cùng cấu hình khuôn IO kép. Chúng làm tròn lên đến 96 lõi và 192 luồng, do đó có cùng số lượng lõi như các sản phẩm Turin hiện có.
Điều đó tóm tắt về rò rỉ này. AMD đang tăng số lượng lõi, khả năng tính toán và các tính năng IO một lần nữa theo cách tuyệt vời. Với CPU EPYC Venice ra mắt vào năm 2026 và tiếp theo là Verano thế hệ tiếp theo vào năm 2027, chúng ta đang có thời kỳ thú vị cho phân khúc trung tâm dữ liệu.
AMD đưa IO máy chủ lên tầm cao mới với nền tảng SP7 & SP8, được hỗ trợ bởi CPU EPYC "Venice" và "Verano" thế hệ tiếp theo
Chỉ vài giờ trước, AMD đã công bố CPU EPYC Venice và EPYC Verano. CPU đầu tiên có tới 256 lõi trong các phiên bản Zen 6C với thời điểm ra mắt dự kiến là năm 2026, trong khi CPU sau có vẻ là bản cải tiến của Zen 6 hoặc chip Zen 7 mới, dự kiến ra mắt vào năm 2027. Hiện tại, trong khi AMD chỉ chia sẻ những thông tin nhỏ, có vẻ như những người tiết lộ đã tiết lộ những gì chúng ta có thể mong đợi từ các nền tảng thế hệ tiếp theo này.
Bắt đầu với nền tảng SP7, có vẻ như AMD đang đi đầu với hỗ trợ DRAM DDR5 lên đến 16 kênh, có tới 8000 MT/giây ECC và 12.800 MT/giây MRDIMM trong cấu hình 1DPC. Nó cũng sẽ đi kèm với hỗ trợ cho các bộ nhớ xen kẽ 1, 4, 8, 16 và 16 kênh, và các loại bộ nhớ được nền tảng hỗ trợ sẽ được mở rộng với các giải pháp RDIMM, 3DS RDIMM, MRDIMM và Tall DIMM Dram.
Nguồn hình ảnh: Diễn đàn Baidu
Về phía I/O, nền tảng AMD SP7 sẽ giữ nguyên hỗ trợ 2P, tức là hai ổ cắm thế hệ tiếp theo cho mỗi bo mạch chủ và tối đa 128 làn PCIe Gen 6.0, cung cấp băng thông 64 Gbps cho mỗi làn. Nền tảng SP7 cũng sẽ cung cấp tối đa 16 làn PCIe Gen 4 "Tiền thưởng". Phiên bản "1P" ổ cắm đơn sẽ có tới 96 làn PCIe Gen 6.0 và 8 làn PCIe Gen 4 bổ sung. Nền tảng này cũng sẽ hỗ trợ SDCI hoặc Smart Data Cache Injection.
Tóm lại nền tảng, bạn sẽ nhận được những thông tin sau trên AMD's SP7:
- Hỗ trợ DDR5 lên đến 16 kênh
- Bộ nhớ DDR5 ECC lên đến 8000 MT/giây
- Bộ nhớ DDR5 RDIMM lên đến 12800 MT/giây
- Hỗ trợ RDIMM, 3DS RDIMM, MRDIMM, Tall DIMM
- Lên đến 128 làn PCI Gen 6 + 16 làn PCIe Gen 4 trên nền tảng 2P
- Lên đến 96 làn PCIe Gen 6 + 8 làn PCIe Gen 4 trên nền tảng 1P
Nguồn hình ảnh: Diễn đàn Baidu
Trong khi nền tảng SP7 dành cho thị trường doanh nghiệp cao cấp và trung tâm dữ liệu, SP8 sẽ đóng vai trò là giải pháp nền tảng cấp nhập cảnh trong khi vẫn hỗ trợ cho chip EPYC thế hệ tiếp theo. Nền tảng sẽ vẫn giữ nguyên khả năng tương thích bộ nhớ, nhưng ở cấu hình 8 kênh. Điều thú vị là SP8 sẽ cung cấp nhiều làn Gen 6.0 hơn so với SP7, với tối đa 192 làn PCIe Gen 6.0 trên nền tảng 2P và 128 làn PCIe Gen 6.0 trên nền tảng 1P.
Tóm lại nền tảng, bạn sẽ nhận được những thông tin sau trên SP8 của AMD:
- Hỗ trợ tối đa 8 kênh DDR5
- Bộ nhớ DDR5 ECC tối đa 8000 MT/giây
- Bộ nhớ DDR5 RDIMM tối đa 12800 MT/giây
- Hỗ trợ RDIMM, 3DS RDIMM, MRDIMM, Tall DIMM
- Tối đa 192 làn PCI Gen 6 + 16 làn PCIe Gen 4 trên 2P Nền tảng
- Tối đa 128 PCIe Gen 6 + 8 PCIe Gen 4 Lanes trên Nền tảng 1P
Nguồn ảnh: Diễn đàn Baidu
Chúng ta cũng có cái nhìn thoáng qua về cách sắp xếp cấu hình CPU cho dòng thế hệ tiếp theo. Các chip Zen 6C hoặc Zen 6 Dense sẽ cung cấp tối đa 32 lõi cho mỗi CCD và có tổng cộng 8 CCD, do đó làm tròn thành con số 256 lõi mà AMD đã trình bày trong bài phát biểu quan trọng của mình. Mỗi CCD sẽ đóng gói 128 MB bộ nhớ đệm L3, tổng cộng là 1024 hoặc 1 GB bộ nhớ đệm L3 trên toàn bộ chip.
Ngoài ra còn có hai đế IO trên chip, mỗi đế có chức năng PCIe Gen 6.0 / CXL 3.1 và hỗ trợ bộ nhớ DDR5-8000 (thú vị là sơ đồ ở đây liệt kê tốc độ MRDIMM tối đa là 10.400 MT/giây so với 12.800 MT/giây được liệt kê ở trên), Gen4 Infinity Fabric và Bộ xử lý bảo mật.
Nguồn hình ảnh: Diễn đàn Baidu
CPU AMD EPYC "Venice" tiêu chuẩn dựa trên Zen cổ điển 6 lõi sẽ có 12 lõi cho mỗi CCD và sơ đồ cho thấy tám CCD có cùng cấu hình khuôn IO kép. Chúng làm tròn lên đến 96 lõi và 192 luồng, do đó có cùng số lượng lõi như các sản phẩm Turin hiện có.
- EPYC 9006 "Venice" với Zen 6C: 256 lõi / 512 luồng / Tối đa 8 CCD
- EPYC 9005 "Turin" với Zen 5C: 192 lõi / 384 luồng / Tối đa 12 CCD
- EPYC 9006 "Venice" với Zen 5: 96 lõi / 192 luồng / Tối đa 8 CCD
- EPYC 9005 "Turin" với Zen 5: 96 lõi / 192 luồng / Tối đa 16 CCD
Điều đó tóm tắt về rò rỉ này. AMD đang tăng số lượng lõi, khả năng tính toán và các tính năng IO một lần nữa theo cách tuyệt vời. Với CPU EPYC Venice ra mắt vào năm 2026 và tiếp theo là Verano thế hệ tiếp theo vào năm 2027, chúng ta đang có thời kỳ thú vị cho phân khúc trung tâm dữ liệu.
Các dòng CPU AMD EPYC:
| Họ | AMD EPYC Verano | AMD EPYC Venice | AMD EPYC Turin-X | AMD EPYC Turin-Dense | AMD EPYC Turin | AMD EPYC Siena | AMD EPYC Bergamo | AMD EPYC Genoa-X | AMD EPYC Genoa | AMD EPYC Milan-X | AMD EPYC Milan | AMD EPYC Rome | AMD EPYC Naples |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Thương hiệu gia đình | EPYC 9007 | EPYC 9006 | EPYC 9005 | EPYC 9005 | EPYC 9005 | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC 7004 | EPYC 7003 | EPYC 7002 | EPYC 7001 |
| Ra mắt gia đình | 2027 | 2026 | 2025 | 2025 | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
| Kiến trúc CPU | Zen 7 | Thiền 6 | Thiền 5 | Thiền 5C | Thiền 5 | Thiền 4 | Thiền 4C | Bộ nhớ đệm V của Zen 4 | Thiền 4 | Thiền 3 | Thiền 3 | Thiền 2 | Thiền 1 |
| Nút quy trình | TBD | TSMC 2nm | TSMC 4nm | TSMC 3nm | TSMC 4nm | TSMC 5nm | TSMC 4nm | TSMC 5nm | TSMC 5nm | TSMC 7nm | TSMC 7nm | TSMC 7nm | GloFo 14nm |
| Tên nền tảng | SP7 | SP7 | SP5 | SP5 | SP5 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
| Ổ cắm | TBD | TBD | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 | LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
| Số lượng lõi tối đa | TBD | 96 | 128 | 192 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
| Số luồng tối đa | TBD | 192 | 256 | 384 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
| Bộ nhớ đệm L3 tối đa | TBD | TBD | 1536 MB | 384 MB | 384 MB | 256 MB | 256 MB | 1152 MB | 384 MB | 768 MB | 256 MB | 256 MB | 64 MB |
| Thiết kế Chiplet | TBD | 8 CCD (1 CCX trên mỗi CCD) + 2 IOD? | 16 CCD (1CCX trên mỗi CCD) + 1 IOD | 12 CCD (1CCX trên mỗi CCD) + 1 IOD | 16 CCD (1CCX trên mỗi CCD) + 1 IOD | 8 CCD (1CCX trên mỗi CCD) + 1 IOD | 12 CCD (1 CCX trên mỗi CCD) + 1 IOD | 12 CCD (1 CCX trên mỗi CCD) + 1 IOD | 12 CCD (1 CCX trên mỗi CCD) + 1 IOD | 8 CCD (1 CCX trên mỗi CCD) + 1 IOD | 8 CCD (1 CCX trên mỗi CCD) + 1 IOD | 8 CCD (2 CCX trên mỗi CCD) + 1 IOD | 4 CCD (2 CCX trên mỗi CCD) |
| Hỗ trợ bộ nhớ | TBD | DDR5-12800 | DDR5-6000? | DDR5-6400 | DDR5-6400 | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
| Kênh bộ nhớ | TBD | 16 kênh (SP7) | 12 kênh (SP5) | 12 kênh | 12 kênh | 6 kênh | 12 kênh | 12 kênh | 12 kênh | 8 kênh | 8 kênh | 8 kênh | 8 kênh |
| Hỗ trợ PCIe Gen | TBD | 128-192 PCIe Gen 6 | TBD | 128 PCIe Gen 5 | 128 PCIe Gen 5 | 96 Gen 5 | 128 Gen 5 | 128 Gen 5 | 128 Gen 5 | 128 Gen 4 | 128 Gen 4 | 128 Gen 4 | 64 Gen 3 |
| TDP (Tối đa) | TBD | ~600W | 500W (cTDP 600W) | 500W (cTDP 450-500W) | 400W (cDP 320-400W) | 70-225W | 320W (cTDP 400W) | 400W | 400W | 280W | 280W | 280W | 200W |
